maxplus2可編程邏輯設計軟件平臺

MAX+plus II 是最新版是美國Altera公司開發的大型可編程邏輯設計軟件平臺

功能：

它支持Altera公司不同結構的可編程邏輯器件，能滿足用戶各種各樣的設計需要。MAX+plus II具有突出的靈活性與高效性，為設計者提供了多種可自由選擇的設計方法和工具。
MAX+PLUSII 普遍認為MaxplusII曾經是最優秀的PLD開發平臺之一，適合開發中小規模PLD/FPGA。
在這里我們可以先看一看用FPGA／CPLD開發工具進行電路設計的一般流程，通?？蓪�FPGA/CPLD設計流程歸納為以下7個步驟，這與ASIC設計有相似之處。

流程：

1.設計輸入。在傳統設計中，設計人員是應用傳統的原理圖輸入方法來開始設計的。自90年代初， Verilog、VHDL、AHDL等硬件描述語言的輸入方法在大規模設計中得到了廣泛應用。

2.前仿真（功能仿真）。設計的電路必須在布局布線前驗證電路功能是否有效。（ASCI設計中，這一步驟稱為第一次Sign-off）PLD設計中，有時跳過這一步。

3.設計編譯。設計輸入之后就有一個從高層次系統行為設計向門級邏輯電路設轉化翻譯過程，即把設計輸入的某種或某幾種數據格式(網表)轉化為軟件可識別的某種數據格式(網表)。

4.優化。對于上述綜合生成的網表，根據布爾方程功能等效的原則，用更小更快的綜合結果代替一些復雜的單元，并與指定的庫映射生成新的網表，這是減小電路規模的一條必由之路。

5.布局布線。在PLD設計中，3-5步可以用PLD廠家提供的開發軟件（如 Maxplus2）自動一次完成。

6.后仿真（時序仿真）需要利用在布局布線中獲得的精確參數再次驗證電路的時序。（ASCI設計中，這一步驟稱為第二次Sign—off）。

7.生產。布線和后仿真完成之后，就可以開始ASCI或PLD芯片的投產

ALTERA的MAX+plus II開發環境安裝說明：

1. 運行"PCALTERA32BIT"目錄下的"SETUP.EXE",
點擊Install SoftwareMAX+PLUS II BASELINE Software安裝軟件。
Next按鈕完成安裝。
2. 第一次運行MAX+plus II時，會彈出一個"遵守協議"對話框，
用鼠標將內容下拉到最后， 選擇“OK“。
3. 將安裝盤目錄下的******授權文件,復制到MAX+plus II的安裝目錄下（如"C:MAXPLUS2"目錄）。
4. 再次啟動MAX+plus II，選擇菜單[Option]->[****** Setup]功能，
在彈出的對話框中，按"Browse"按鈕，選擇剛才復制的授權文件，
確認退出，退出MAX+plus II開發環境，再次運行MAX+plus II即可。
5. 打開控制面板，打開添加/刪除硬件：